Accéder directement au contenu Accéder directement à la navigation
Article dans une revue

A templated programmable architecture for highly constrained embedded HD video processing

Mathieu Thevenin 1, * Michel Paindavoine 2 Renaud Schmit 3 Barthélémy Heyrman 4 Laurent Letellier 5
* Auteur correspondant
1 LCAE - Laboratoire Capteurs et Architectures Electroniques
DM2I - Département Métrologie Instrumentation & Information : DRT/LIST/DM2I
2 LEAD - Laboratoire d'Etude de l'Apprentissage et du Développement [Dijon]
3 DACLE-LIST - Département d'Architectures, Conception et Logiciels Embarqués-LIST
4 Le2i - Laboratoire Electronique, Informatique et Image [UMR6306]
5 LIST - Laboratoire d'Intégration des Systèmes et des Technologies
Abstract : The implementation of a video reconstruction pipeline is required to improve the quality of images delivered by highly constrained devices. These algorithms require high computing capacities—several dozens of GOPs for real-time HD 1080p video streams. Today’s embedded design constraints impose limitations both in terms of silicon budget and power consumption—usually 2 mm2 for half a Watt. This paper presents the eISP architecture that is able to reach 188 MOPs/mW with 94 GOPs/mm2 and 378 GOPs/mW using TSMC 65-nm integration technology. This fully programmable and modular architecture, is based on an analysis of video-processing algorithms. Synthesizable VHDL is generated taking into account different parameters, which simplify the architecture sizing and characterization.
Keywords : Low-power SIMD VLIW Programmable Low silicon footprint
Type de document :
Article dans une revue
Liste complète des métadonnées
https://hal-univ-bourgogne.archives-ouvertes.fr/hal-01949614
Contributeur : Lead - Université de Bourgogne Connectez-vous pour contacter le contributeur
Soumis le : lundi 10 décembre 2018 - 11:37:10
Dernière modification le : mardi 4 janvier 2022 - 06:04:05

Identifiants

Collections

UNIV-BOURGOGNE | CNRS | LE2I | CEA | CEA-UPSAY | LEAD_UB | DRT | LIST | UNIV-HESAM | DM2I | ARTS-ET-METIERS-SCIENCES-ET-TECHNOLOGIES | GS-COMPUTER-SCIENCE | GS-ENGINEERING | DSCIN

Citation

Mathieu Thevenin, Michel Paindavoine, Renaud Schmit, Barthélémy Heyrman, Laurent Letellier. A templated programmable architecture for highly constrained embedded HD video processing. Journal of Real-Time Image Processing, Springer Verlag, 2019, 16 (1), pp.143-160. ⟨10.1007/s11554-018-0808-6⟩. ⟨hal-01949614⟩

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Les métriques sont temporairement indisponibles